Моделирование тестовых стендов

Вы можете подключить к своей схеме тестовый стенд (testbench) для автоматизации верификации, однако из-за архитектурных особенностей совместного моделирования необходимо строго соблюдать следующие ограничения.

Управление моделированием со стороны Logisim

Внутри тестового стенда запрещено описывать независимые процессы генерации сигналов. Например, нельзя создавать внутренний тактовый генератор (описывать процесс формирования clk). Тестовый стенд должен быть полностью ведомым и принимать внешний тактовый сигнал от Logisim в качестве входного порта.

Запрет на использование временных задержек

Поскольку в Logisim нет понятия абсолютного физического времени, в коде тестбенча нельзя использовать задержки, основанные на времени (например, операторы вида wait for 5 ns;).

Для реализации асинхронного контроля и фиксации сигналов рекомендуется использовать метод избыточной дискретизации: добавьте вспомогательный тактовый сигнал sysclk, частота которого как минимум в два раза превышает частоту основного тактового сигнала mainclk. Это позволит сэмплировать и проверять состояния выходов схемы не только по фронтам системной синхрочастоты, но и в промежуточные моменты времени.

Далее: Руководство пользователя.